‘Pertama di dunia’: IBM mengemas 100 miliar transistor ke dalam chip sub-1 nm seukuran kuku jari
IBM telah memperkenalkan apa yang disebutnya teknologi semikonduktor sub-1 nanometer pertama di dunia, meluncurkan chip 0,7 nm yang dibangun di atas arsitektur transistor tiga dimensi baru yang dirancang untuk memperluas penskalaan chip melampaui batas saat ini. Perusahaan mengatakan chip tersebut mengemas hampir 100 miliar transistor ke dalam perangkat seukuran kuku, hampir dua kali lipat kepadatan transistor chip 2 nm IBM yang diumumkan pada tahun 2021. Menurut IBM, teknologi baru ini dapat memberikan kinerja hingga 50 persen lebih tinggi atau efisiensi energi 70 persen lebih baik dibandingkan chip node 2 nm, sehingga berpotensi memberikan manfaat bagi sistem kecerdasan buatan, infrastruktur cloud, dan elektronik konsumen di masa depan. Terobosan ini terjadi ketika industri semikonduktor menghadapi tantangan yang semakin besar dalam memperkecil ukuran transistor dengan menggunakan desain konvensional. IBM mengatakan arsitektur baru ini memberikan jalan untuk penskalaan yang berkelanjutan bahkan ketika fitur chip mendekati dimensi atom. Melampaui penskalaan tradisional Inti dari pengembangan ini adalah desain transistor baru yang disebut “nanostack,” yang digambarkan oleh IBM sebagai arsitektur berbasis nanosheet tiga dimensi pertama yang diketahui di industri. Tidak seperti tata letak transistor konvensional, nanostack menumpuk dan mengatur transistor secara vertikal, memungkinkan lebih banyak komponen untuk diintegrasikan dalam satu tapak yang sama. Desain ini juga memungkinkan material berbeda untuk digunakan dalam lapisan terpisah, membantu para insinyur mengoptimalkan kinerja dan konsumsi daya secara mandiri. “Terobosan chip terbaru IBM menandai momen penting dalam komputasi, mendorong teknologi melampaui era nanometer hingga mencapai skala atom. Dengan arsitektur nanostack baru kami, kami tidak hanya membuat transistor yang lebih kecil, kami juga menemukan kembali bagaimana chip dibuat untuk menghasilkan daya dan efisiensi energi yang jauh lebih besar,” kata Jay Gambetta, Direktur IBM Research dan IBM Fellow. IBM mengatakan para peneliti secara eksperimental memvalidasi arsitektur tersebut melalui ikatan dielektrik ultra-tipis dalam integrasi CMOS, demonstrasi rekayasa saluran ganda, dan pengoperasian inverter CMOS yang fungsional. Perusahaan mengatakan pengujian ini mengkonfirmasi bahwa struktur tersebut dapat diproduksi secara fisik dan menjalankan fungsi komputasi. Teknologi ini juga menunjukkan peningkatan dalam penskalaan memori. Peneliti IBM melaporkan pengurangan ukuran sel SRAM sebesar 40 persen, yang dapat membantu pembuat chip membangun prosesor yang lebih padat dan efisien sekaligus mendukung meningkatnya kebutuhan memori pada beban kerja AI. Peta jalan memperluas dekade IBM yakin desain nanostack dapat mendukung penskalaan semikonduktor setidaknya untuk satu dekade berikutnya. Perusahaan mencatat bahwa nama node transistor tidak lagi mewakili dimensi fisik yang tepat, melainkan mengidentifikasi generasi manufaktur. Namun demikian, teknologi IBM 0,7 nm, atau 7-angstrom, menunjukkan bahwa miniaturisasi lebih lanjut masih mungkin dilakukan di bawah ambang batas 1 nm. Pekerjaan ini dilakukan di fasilitas penelitian semikonduktor IBM di Albany, New York. Situs ini diharapkan menampung sistem litografi High Numerical Aperture Extreme Ultraviolet (High NA EUV) dari ASML, sebuah alat yang dianggap penting untuk pembuatan chip di masa depan. IBM mengatakan telah berkolaborasi dengan Lam Research, Tokyo Electron, dan SCREEN Semiconductor Solutions dalam pengembangan proses High NA EUV dan telah memproduksi perangkat yang berfungsi menggunakan teknologi tersebut. Perusahaan memperkirakan adopsi komersial paling awal dari chip berbasis nanostack dapat terjadi dalam lima tahun ke depan. Hasil terbaru dipresentasikan pada Simposium VLSI 2026.
Diterbitkan : 2026-06-25 18:56:00
sumber : interestingengineering.com
