Perhitungan tingkat atom baru menunjukkan transistor bisa menyusut di bawah 4 nanometer
Peneliti KAIST telah mengembangkan metode berbasis simulasi untuk memprediksi seberapa kecil transistor di masa depan sebelum efek kuantum mulai mengganggu pengoperasiannya, sebuah terobosan yang dapat membantu para insinyur merancang chip semikonduktor generasi berikutnya dengan lebih efisien. Tim tersebut menggunakan perhitungan mekanika kuantum tingkat atom untuk mengidentifikasi batas skala transistor, saklar kecil yang mengontrol aliran listrik di perangkat elektronik. Temuan ini dapat membantu pembuat chip untuk terus memperkecil jumlah transistor di luar node teknologi saat ini sekaligus mengurangi biaya trial-and-error selama pengembangan. Ketika industri semikonduktor memasuki era 2 nm, dimensi fisik transistor tetap jauh lebih besar dari 2 nanometer. Salah satu kendala terbesar untuk miniaturisasi lebih lanjut adalah terowongan kuantum, sebuah fenomena di mana elektron bocor melalui penghalang yang biasanya menghalanginya, sehingga sulit untuk mengontrol aliran arus. Memahami di mana letak batas tersebut merupakan suatu tantangan karena hampir tidak mungkin untuk mengukur secara langsung interaksi skala atom yang terjadi ketika kontak logam terhubung ke saluran semikonduktor. Mengejar batas atom Untuk mengatasi tantangan tersebut, tim KAIST mengandalkan perhitungan prinsip pertama, yaitu pendekatan komputasi yang memprediksi perilaku material menggunakan hukum fisika, bukan data eksperimen. Berdasarkan kerangka kerja yang dikembangkan sebelumnya yang dikenal sebagai teori fungsional kepadatan pencarian terbatas multi-ruang (MS-DFT), para peneliti melakukan eksperimen metode panjang transfer virtual, sebuah teknik standar yang digunakan untuk mengukur resistansi kontak antara elektroda logam dan bahan semikonduktor. Simulasi tersebut memungkinkan tim untuk memeriksa bagaimana elektron bergerak melintasi antarmuka logam-semikonduktor dan menentukan panjang terowongan kritis, titik di mana kebocoran elektron mulai mempengaruhi kinerja transistor. Para peneliti menerapkan metode ini pada monolayer molybdenum disulfide (MoS2), semikonduktor dua dimensi yang dianggap sebagai kandidat yang menjanjikan untuk saluran transistor masa depan karena dapat diproduksi pada ketebalan lapisan atom. Analisis mereka menunjukkan bahwa penetrasi elektron ke dalam saluran bervariasi tergantung pada pilihan elektroda logam dan struktur atom antarmuka kontak. Akibatnya, ukuran transistor minimum yang dapat dicapai tidak tetap tetapi bergantung pada pemilihan material dan desain perangkat. Di luar node saat ini Menurut penelitian, panjang terowongan kritis berubah berdasarkan fungsi kerja logam dan geometri struktur kontak. Ini berarti para insinyur berpotensi menyesuaikan batas penskalaan transistor dengan memilih material dan konfigurasi antarmuka yang berbeda. Di antara kombinasi yang dipelajari, tim menemukan bahwa kebocoran elektron dapat ditekan pada dimensi di bawah 4 nanometer, menunjukkan bahwa transistor masa depan mungkin akan ditingkatkan skalanya lebih jauh dari yang dimungkinkan oleh teknologi saat ini. Para peneliti juga mengusulkan strategi desain yang menggabungkan semikonduktor dua dimensi dengan sifat berbeda untuk mengurangi konsumsi daya pada chip masa depan. “Studi ini penting karena menyajikan kriteria fisik baru untuk menentukan seberapa kecil transistor generasi mendatang,” kata Profesor Yong-Hoon Kim. “Dengan menganalisis secara komputasi fenomena mekanika kuantum dalam rezim sub-10 nm, yang sulit untuk diselidiki secara eksperimental, kami telah membuka jalan untuk memanfaatkan temuan ini dalam desain transistor generasi berikutnya.” Tim percaya bahwa pendekatan ini dapat memberikan platform kepada perancang chip untuk memprediksi kinerja transistor dan batas penskalaan sebelum fabrikasi dimulai, sehingga berpotensi memperpendek siklus pengembangan untuk AI masa depan dan chip komputasi berkinerja tinggi.
Diterbitkan : 2026-06-16 23:57:00
sumber : interestingengineering.com
